

# IT産業を支える高機能材料の開発・高機能薄膜の創製とその特性および信頼性の評価

工学院大学 木村 雄二、鷹野 一郎  
フォトプレジジョン(株) 成澤 紀久也、白井 清美、岩下 誠

## 1. はじめに

現代社会を支える機械・電子部品の軽量化・マイクロ化は、各種薄膜技術により実現されており、また今後、様々な産業分野における材料技術の更なる高度化の実現には、高機能性と多機能性を付与する、ミクロからナノレベルでの薄膜構造制御手法の確立が不可欠とされています。

本研究は、半導体の実装からマイクロマシン・ナノデバイスの作製に至るまでの幅広いIT関連のものづくりの分野においてその基礎となる、PVDを中心とした成膜手法による高機能材料の作製とその信頼性の確立を目指すものです。すなわち、主として、真空チャンパー内で薄膜材料を蒸着すると同時に、加速された $N^+$ 、 $Ar^+$ などのイオンを打ち込み基材界面にミキシング層を形成することにより基材との密着性の改善を可能にするイオンビームミキシング法などのPVD手法を用いて、各種機能性を付与する $SiO_2$ 、 $Si_3N_4$ などの酸化物系ならびに窒化物系薄膜およびAu、Ti、Al、Cuなどの金属配線を作製するに際しての最適な成膜条件ならびに下地の前処理条件を明らかにしようと考えています。これらを通じて、欠陥の生成を出来るだけ抑えた機能性ならびに信頼性の高いマイクロ・ナノデバイスシステムを構築することを意図しています。

## 2. マイクロ・ナノデバイスに生ずる損傷劣化とデバイスの信頼性

デバイスの信頼性を確保するための重要な項目の一つとして電気的・化学的信頼性があげられる。特に接続部は異種材料の境界であり、電気の流れる境界であり、そして熱機械的なストレスを緩和する境界となっているため、電気・化学的に様々な現象が起こる可能性がある。しかも、電子回路が使用される環境はほとんどが通常の大気中であり、湿度の存在する環境である。また、はんだ付時には各種のフラックスを用いており、その洗浄が不十分であると各種の反応を起こしやすい。

また、接続部が益々微細化・狭ピッチ化している高密度実装化の流れの中では、この電気的・化学的信頼性を十分考慮した設計を行うことが重要となる。

### 2.1 腐食と防食

デバイスの構造的な必然性からAlなどの配線材料ならびにPb、Snを中心とした接続部材料の組合せが多様であり、したがって異種金属接触腐食<sup>1)</sup>の問題が本質的である。したがって、これらデバイス材料の腐食特性の把握とこれを抑制する手法(防食法)に対する理解が必要となる。

これまでの腐食メカニズムの解明から接合部、特にマイクロ接合部の防食法は次のようになる。


金属の防食方法は腐食反応を遅くする、あるいは腐食反応をとめることである。その方法には、熱力学的安定性増加(Pourbaix線図<sup>2)</sup>を参考により安定な金属を使用:例えば、Au系のろう材を接合材として用いる方法)、反応抵抗増大(分極、不動態化など:例えば、表面の $PbO_2$ 、 $SnO$ 酸化膜による保護)、環境との遮断(有機材料による表面コーティング、電子回路全体の気密封止など:例えば、エポキシ、ウレタンなどの有機材料およびSiゲルなど)が考えられる。

有機材料の表面コートは水分の通湿性を完全に防止できないので、結露するような剥離部を作っているのは好ましくない。レジン剥離部で問題となる例としてLSIのパッケージのAl腐食がある。これに対するAl腐食防止の概念<sup>3)</sup>としてはLSIとレジンとの剥離などのすきまをなくすことが重要である。気密封止はセラミックや金属パッケージのガラス封止、はんだ封止などがある。この場合、微小な欠陥をなくすことが重要である。欠陥を通して浸入した水分は内部で結露して水膜を作り、腐食を加速するからである。今後ますます微細化する接合部に対して、欠陥に対する防食の指針が得られる開発が強く望まれる。

### 2.2 マイグレーション

電子回路における基本的なストレスは電圧、温度、湿度(雰囲気)、応力である。この中で応力を除く三つのストレスは電気的・化学的信頼性に対して最も基本的で、重要である。マイグレーションはこの3つのストレスで起こる端子間あるいは接続間の不良である。LSIリード間はますます狭ピッチとなり電界強度 $E(V/mm)$ が大きくなり、マイグレーションが起きやすい状況にある<sup>4)</sup>。

マイグレーションは1950年の初めに米国ベル研究所のKohmanらによって銀の移行現象として見い出され、注目された<sup>5)</sup>。その後マイグレーションを起こす金属は銀に限らず、ほとんどの金属・合金で起こることが知られている。その進行速度は概ね、次のような順序である。



Pb、Sn、はんだはAg、Cuに比較して移行速度が小さいが、環境条件、特に結露しやすい条件下では非常に速いので十分な対策が必要である。

蒸留水中での電位印加で容易にマイグレーションの発生する金属はAg、Cu、Niなどの電極配線材料とPb、Sn、Pb-Sn合金はんだ、Bi、Cd、Znなどの各種ろう材などがある。Au、In、Pd、PtなどはさらにNaClやKClなどのハロゲンイオンを添加すると発生することが知られている。しかし、Al、Fe、Crなどはこれらの条件では発生しない。

マイグレーションによる短絡寿命を支配する主要パラメータとして温度 (T), 湿度 (H), 電界強度 (E) を取り上げ、Ag などについて検討が加えられている<sup>6)</sup>。Pb, Sn や Pb-Sn 合金に対するこれらの報告は少ないが、推定された一例では共晶はんだめっき品において、25℃, 75%RH, 8V/mm の条件で約 100 万時間程度の寿命が予想されており、Ag に比較すると実用上問題ないレベルと言える。しかし、水膜すなわち結露するような条件下では数十から数百秒、長くて 1,000 秒程度で簡単に短絡してしまうため、水膜を作るような条件を絶対に避けるべきである。また、絶縁基板の種類による Ag マイグレーションの違いを調べた結果、吸湿性の大きな材質程マイグレーションを起こしやすいことを示している。さらに、大気中のじんあいも吸湿性があり、しかも塩分などの電解質を含んでいるため同様に注意が必要である。

これらのことから、マイグレーションを防止する方法は吸湿あるいは水膜形成を防止することが最も重要である。

### 2.3 エレクトロマイグレーション

微細加工技術の進歩による LSI の高集積化は、一方で配線パターンや接続部に対する電流密度が増大している。特に、高速論理 LSI (ECL) は 1 接続点当り最大数十 A/mm<sup>2</sup> の電流に達する。

このように電流が増大してくると、大量の電子の流れのために原子がはじき飛ばされる電界拡散、あるいはエレクトロマイグレーション (以下、EM とする) が起こる可能性がある。LSI の Al 配線では断線の可成り性があり、これを防止するための多くの研究がなされている<sup>7)</sup>。この結果、Al 配線においては、EM 臨界電流密度  $J_{EM}$  として、 $J_{EM} = 10^5 \text{ A/cm}^2$  が得られている。これに対して、Cu のそれは  $J_{EM} = 10^6 \text{ A/cm}^2$  で耐マイグレーション性にすぐれているが、CCB などに用いられる Pb-Sn 合金では  $J_{EM} = 10^3 \text{ A/cm}^2$  と小さい。これまで、はんだ接続部においてこの EM による断線事故が発生した例はないが、CCB や TAB などますます接続部が微細化してくると問題になる可成り性がある。

実際の微細はんだ接続部のエレクトロマイグレーション (EM) はもっと複雑である。

LSI に流す電流は通常数十  $\mu\text{A}$  以下であるが、高速スイッチングが可能なバイポーラ形 ECL 論理 LSI などでは数十～数百 mA にもなる。またパワートランジスタでは数 A～数十 A の大電流を流すため、このエレクトロマイグレーションが重要な特性項目となる。

はんだ接続部のポイドはフラックスの巻込みやぬれ不良部などに多く形成される。従来の大きな接続部においては、多少のポイドは信頼性上ほとんど問題にならなかったが、このように、接続部の微細化と電流密度の増大化傾向に対しては信頼性上、重大な影響を与える。内部ポイドや界面ポイドなどを考慮した接続構造設計や微細ポイドなどの欠陥検査技術が重要な課題となってくるであろう。

## 3. 検討の現状と今後の課題

### 3.1 LSI の微細配線におけるマイグレーション損傷の評価

現在、高集積化・微細化されてきている多くの電子部品の性能は、

目覚ましい発展をしている反面、長時間の使用等によって、絶縁不良などの故障を起こしてしまう。その原因の一つとして、マイグレーション現象が考えられている。その中でも、エレクトロマイグレーション (金属中に電流が流れているときに、電子が原子に衝突した結果、原子が移動する現象) や、ストレスマイグレーション (金属配線とその周囲の絶縁膜との熱膨張係数の差が原因で、配線に応力が働き、配線中の金属原子が移動する現象) が挙げられている<sup>8)</sup>。

半導体集積回路 (LSI) 等に使用されている Al 配線には、Cu や Ti を添加し、粒界に沿っての Al 原子の移動を防ぐ方法や、配線抵抗が 40% 程度低い Cu 配線への実用化<sup>9)</sup>、また、電流密度および温度の二次元分布を考慮したエレクトロマイグレーション損傷の予測法<sup>2)</sup>についても検討されている。また、ストレスマイグレーション損傷の抑制方法の検討としては、Cu などの微量元素の添加、応力が低くなる絶縁材料の使用の他、プロセスの低温化による熱応力の低減もストレスマイグレーションの劣化防止に有効であると言われている<sup>8), 9)</sup>。

そこで、本研究においては、故障原因の一つとしてのエレクトロマイグレーション現象に着目し、影響因子である電流密度や温度によって、ポイド・ヒロックの形成が配線損傷に及ぼす影響について、配線幅や配線形態の異なる金属薄膜配線を用いて検討を行った。

供試材料は基板に Si を使用し、その表面に不動態皮膜を作製後、Al 原子を EB (電子ビーム蒸着法) により蒸着させて金属薄膜配線を形成した。配線形態には、研究の主流である Straight 型と、近年、注目されてきている Crank 型の 2 種類を用いた。配線幅は、金属配線に含まれる Al の結晶粒径のサイズを考慮して、10  $\mu\text{m}$ 、5  $\mu\text{m}$ 、2  $\mu\text{m}$ 、厚さは、50nm を用いた。作製した配線について Fig.1 に示す。



(a) Straight line (b) Crank line

Fig.1 Al 配線の形態

通電実験は、酸素による Al の酸化を防ぐために N<sub>2</sub> ガスを流入したデシケータ内において、Table 1 に示す条件下で行った。作製した金属配線の表面形態並びに表面解析には、FE-SEM、XPS を用いて通電後の表面損傷形態について FE-SEM を用いて表面形態の観察を行った。

Table 1 通電実験の条件

N2 Gas [ml]	300
Voltage [V]	10
Time [min]	240

作製した Al 配線に対する通電実験により得られた電流の経時変化を Fig. 2 および 3 に示す。同図より、幅 2 μm の配線については、Straight、Crank 型の両形態について 820[sec]後には電流値が 0 になったことから、同配線に対して損傷が生じ、断線したと考えられる。その他の配線幅に対してはわずかながら電流値が減少しているのが確認されているので、配線に何らかの損傷が発生したと考えられるが、設定時間内では電流値は 0 になるまでには至らなかった。




Fig.2 印加電圧 10V の定電位条件下における電流値の変化：  
Crank Line




Fig.3 印加電圧 10V の定電位条件下における電流値の変化：  
Straight Line

損傷が発生したと考えられる配線幅 2 μm の Al 配線に対して、FE-SEM による表面観察を行った結果を Fig.4 に示す。同図は Straight 配線における配線端部での損傷の発生と断線を示したが、Crank 型配線においても同様な損傷の発生が確認された。しかしながら、配線平行部においては、明確な損傷の発生が観察されなかった。したがって、直線配線部と端部の接続部分で、断面積が急激に変化するために生じた損傷と判断された。




Fig.4 試験後 FE-SEM:により観察された表面形態

今後は、接続部バンプのマイグレーション損傷の評価が必要とされる。

### 3.2 表面実装から CSP そして SIP へ

近年の配線の微細化・高密度実装化のトレンドを Fig.5 に示す。'96 以前の表面実装から、CSP(Chip Size Package/Chip Scale Package) を経て、21 世紀を迎えた現在では SIP(System In Package)が主流になっ

ていることが分かる<sup>10)</sup>。




Fig.5 パッケージの動向

したがって、バンプは、CSP、BGA、フリップチップ等最新の実装技術に欠かす事のできないものになっている。一般的に Au バンプ、ハンダバンプがあり、また、その製造方法も、メッキ法、スタッド法等があります。メッキ法は、デザインに制限がなく、フォトリソの限界に近いバンプの作成が可能です。但し、プロセスが非常に長い為生産のコストがかなり掛かります。スタッド法は、ローコストの生産が可能です。高さ、形状、材質等に制限があります。

また、メッキ法におけるバンプ付き TEG チップの製造工程は下記の通りです。

1. 基板：Si ウエハ 熱酸化膜付き
2. Al 蒸着  
配線パターン  
Al-Si (1%、2%、3%等)  
Al-Si-Cu
3. Al エッチング
4. パッシベーション成膜  
SiO<sub>2</sub>、Al<sub>2</sub>O<sub>3</sub>、ポリイミド
5. パッシベーション  
パターニング
6. アンダーバリアメタル (以下 UBM)  
Ti、Ni、Au、Cu、W 等の積層及び単層膜
7. メッキ用レジストコート  
液状レジスト、ドライフィルムレジスト
8. レジストパターニング
9. 電解メッキ  
Au、Pb/Sn
10. メッキ用レジスト除去
11. UBM エッチング
12. ダイシング

これらのプロセスの主要部分をまとめると、Fig.6のようになる。




Fig. 6 バンプ作製プロセス

### 3.3 TEG(Test Element Grid)チップ

配線ならびに接続部の形態にはかなりの多様性が認められるので、まずこれらに共通な形態についてその信頼性を評価することを試みることにする。すなわち、市販されている「フリップチップ・BGA実装評価用 TEG キット」<sup>11)</sup>を使用し、バンプ部分に生ずるマイグレーション損傷挙動を検討すべく準備中である。また、UBMなどの材質・厚み・形状などバンプ作製のプロセスの最適化について検討する予定である。

なお、以下に TEG チップの特長ならびに標準仕様などを記述する。


#### <特長>

- フリップ実装やBGA実装の実験がイニシャルコストをかけずに簡単にできる。
- チェック端子を用いて、実装状態のチェックや接触抵抗の測定が可能です。(四端子測定法)

#### <セット内容>

- (1) F/C 実装用チップ
- (2) F/C 実装用基板
- (3) BGA 実装用基板

TEG キット構成図



#### <標準仕様>

- (1) F/C 実装用チップ...10×10×0.625 (mm) Au スタッドバンプ付き
- (2) F/C 実装用基板.....21×21×0.8 (mm) 4層両面基板(各チェック端子付き)
- (3) BGA 実装用基板.....60×60×1.6 (mm) FR-5 相当基板(各チェック端子付き)

### 4. おわりに

欠陥の生成を出来るだけ抑えた機能性ならびに信頼性の高いマイクロ・ナノデバイスシステムを構築することを意図し、マイクロ・ナノデバイスに生ずる損傷劣化とデバイスの信頼性評価の重要性を指摘し、微細配線におけるマイグレーション損傷の評価などこれらの改善に向けた取り組みの現状と今後の課題について述べた。

### 参考文献

- 1) 伊藤伍郎:「腐食科学と防食技術」, コロナ社, 101 (昭和48年)
- 2) M. Pourbaix: Atlas of Electrochemical Equilibria in Aqueous Solutions, Pergamon Press (1966)
- 3) 尾崎敏範他: 日本金属学会会報, 26, 290 (1987)
- 4) 日立製作所 半導体事業部編: 表面実装パッケージの実装技術とその信頼性向上, 技研情報センタ (1988. 11)
- 5) G. T. Kohman et al: "Silver Migration in Electrical Insulation", Bell System Tech. J., 34, 299 (1955. 3)
- 6) 島田敏夫: 寿命試験から得られるデータの解析方法に関する研究, 電総研研究報告, 789 (1978)
- 7) S. Vaidya, D. B. Fraser and A. K. Sinda: "Electromigration Resistance Of Fine-Line Al for VLSI Applications", 18th Ann. Proc. Rel. Phys., 165 ~ 170 (1980)
- 8) 安食恒雄 「半導体デバイスの信頼性技術」 松下電子工業株式会社 (1988)
- 9) 笹川和彦, 中村直章, 坂真澄, 安部博之: 日本機械学会論文集 65巻 631号 pp. 55-62 (1999)
- 10) 竹本 正, 佐藤了平 共著: 高信頼度マイクロソルダリング技術, 工業調査会 (1991)
- 11) 信州ナガセ電材株式会社「フリップチップ・BGA 実装評価用 TEG キット」カタログ

